Nehmt es mir nicht übel, aber die Probleme der JVC habe ich nicht bezweifelt. Ich bezweifle aber, dass man von der HPX3100 einen ähnlichen Screenshot bekommt. (In den Testaufnahmen der Bolex habe ich das Phänomen auch nicht entdeckt, aber es gibt ja nun auch nicht so viele.)domain hat geschrieben:Es geht schon, nur kostet es.nephalym hat geschrieben: Die Probleme mit der Interline-Transfer-Technik, die WoWu anhand von JVC beschrieben hat, haben große Hersteller wie Panasonic offensichtlich bereits erfolgreich gelöst, allerdings nur in hochpreisigen Modellen.
Aber: Warum es in diesem Kontext angeblich nicht machbar sein soll, ..dass die Bolex das auch hinkriegt, ist mir schleierhaft.
Zitat:
„Each 960x540 corner of the screen has different shadow level..“
und das schon bei 0 DB Gain, wobei das Phänomen auch schon bei der JVC HD100 auftrat.
„JVC HD100 camcorder had this problem. They called it split screen and automatic calibration would not fix.
aus: http://www.ikonoskop.com/forum/?action= ... entID=1235
Auf diesem Bild sieht man 3 der 4 Quadranten mit ihren unterschiedlichen Schattentönen und mit zusätzlich saftigem fixed Pattern-Noise bei relativ geringer Kameraempfindlichkeit.
Eine Frage, wie kann man sich überhaupt ernsthaft für einen derart mangelhaften Sensor interessieren, der wohl auch in der Bolex verbaut ist. Eine effektive Kalibration ist nur vom Hersteller aus pro Modell möglich und würde den Preis der Kamera enorm verteuern.
Ja und? habe ich irgendwas dagegen gesagt? Nur ist es doch nicht das Problem. Du warst einfach uninformiert, weswegen du bei der Bolex ja auch zunächst unterstellt hast, dass sie eventuell höher taktet. Zitat (!): "Vielleicht Takten die ja auch höher ... dann muss man nur schaun, wie man die Wärme weg bekommt." Oder willst du jetzt leugnen, was alle lesen können? So langsam verstehe ich, warum einige hier so allergisch auf dich reagieren...WoWu hat geschrieben:@nephalym
Du täuscht Dich, weil beim CCD die Pixel immer irgendwie bis zum Ausgang geschoben werden müssen. Insofern ist das Timing immer identisch, egal, wo der Ausgang sitzt.
Das Kodak Chip hat für 4 Mill. Pixel bei 30fps 4 Ausgänge ... ergao für 1 Mill Pixel 1 Ausgang ... Timing ist leicht auszurechnen, entspricht nämlich wieder den den bekannten Werten.
Also hier besteht NULL Unterschied.
Falsch! In den Topmodellen von Panasonic und Sony werkeln bis heute Interline-Transfer-CCDs bzw. Frame-Interline-Transfer-CCDs. Es wurde nicht umgestellt.WoWu hat geschrieben: Thema Phasenproblem bei Multiclock ..... wenn Hersteller von Spezialchips es nicht schaffen, zwar abmildern können, aber auch nur in einem gewissen Rahmen, dann erklärt sich auch, warum die meisten Firmen bei HD rasch auf CMOS umgestiegen sind.
Das muss ich nicht. Als Beleg für meine Aussage reicht es, dass die Top-Modelle (also genau die, bei denen die Bildqualität am wichtigsten ist!) von Sony und Panasonic das Problem gelöst haben.WoWu hat geschrieben: Andernfalls beschreib mal die Lösung, das Problem zu beseitigen.
Ja bitte. Ich meine das ernst.WoWu hat geschrieben:Jau, ich kann Dir das sofort erklären, weil wir uns damals sehr intensiv damit beschäftigen mussten und JVC uns auch ihren "Offenbarungseid" erklärt hatten.
Willst Du es wirklich hören ?
Es ist einwenig technisch ... also die Backpfeiffe von den andern Usern holst Du Dir dann.
Sorry, aber dann wäre ja Einsteins spezielle Relativitätstheorie mit mehr als hundert Jahren auf dem Buckel nicht mehr "State of the Art", genauso seine allgemeine Relativitätstheorie, die fast 100 ist.cebros hat geschrieben:Quelle, hat leider nix zu tun mit JVC, nicht mal mit Camcordern, und das Dokument ist von 1996... nicht gerade state of the art.
Schau Dir den Chip mal an .... dann siehst Du, wie er getaktet wird. Warum spekulieren. Sie Takten nicht höher, weil man bei 4 Ausgängen und 4 Mpix bei 30 MHz und 30 pfs normgerecht takten kann."Vielleicht Takten die ja auch höher ... dann muss man nur schaun, wie man die Wärme weg bekommt."
Jau, die Clock. (Anzahl der Schwingungen pro Sekunde)Oder kannst du mir bitte erklären, welches Gesetz diesem Diagramm zugrundeliegt, welches das Timing beschränkt?
Ähm, dir ist schon klar, dass du der warst, der spekuliert hat? Ich habe mir den Chip angeschaut.WoWu hat geschrieben:Schau Dir den Chip mal an .... dann siehst Du, wie er getaktet wird. Warum spekulieren. Sie Takten nicht höher, weil man bei 4 Ausgängen und 4 Mpix bei 30 MHz und 30 pfs normgerecht takten kann."Vielleicht Takten die ja auch höher ... dann muss man nur schaun, wie man die Wärme weg bekommt."
Vielen Dank für die ausführliche Erklärung. Aber wenn das "nicht funktioniert", wieso funktioniert das dann bei Panasonic und Sony? Weißt du das zufällig? Weil irgendwie kriegen die es ja hin.WoWu hat geschrieben: Und nun zum Phasenproblem:
Im CCD werden Ladungspakete über ein Array geschoben. Dabei ist die Richtung egal, weil die Ladungen anschliessend in einem bucket-brigade shift register landen. Hat man zwei davon, werden diese mit einer Clock getrieben, die um 180˚ -out of phase- läuft. (bei 4 läuft es noch einwenig anders, aber erst einmal zwei, wie damals bei JVC) CCDs buffern das Signal, um das hochkapazitive Gate mit einer Spannungsspitze zu versorgen und nicht auf einer Anstiegs/oder Abfallflanke. Zwischen den n-und-p channels der FETs gibt es aber einen Missmatch. Es gibt also eine Differenz in der -on- und -off- Zeit . Dadurch sind die Einlauf- und Abschaltzeiten schlecht angepasst. Es findet also eine Überlappung statt .Schaut man sich das Timingdiagramm (oben) mal an, wird man sehen, dass sich das bei wenigen ns bewegt.
In einem System mit niedriger Auflösung und mit einer geringeren Taktfrequenz ist die Verzögerungsfehlanpassung ein unbedeutender Teil der Taktperiode.
Bei HD taktet man aber bereits mit 30 MHz. Hier wird die Fehlanpassung ein großer Teil der Taktperiode.
Um die CCD-Treiber Verzögerungsfehlanpassung zu korrigieren versucht man also mit einem Komperator die beiden Spannungsspitzen zu vergleichen und macht eine der Spannungen zur Referenz.
Über einen High-dc-Gain-Fehler-Korrektur-Verstärker versucht man nun, die Taktfrequenz geringfügig anzupassen. Dadurch verschiebt sich der Zeitpunkt, zu dem der CCD-Treiber ausgelöst wird.
Das aber wieder verändert die Spannung zum Auslösezeitpunkt. man versucht dies mit einer geringen Off-Set Spannung auszugleichen, um die Verzögerungs-Fehlanpassung zu kompensieren.
Im Reset, wenn die Eingangssignale entfernt werden, schaltet sich die Stromversorgung der Verstärker aus um die Fehlerkorrektur-Loop zu deaktivieren und eine Ausgangsschwingung ohne Eingaben zu verhindern.
Das Resultat sind Bausteine, die für nix anderes als diese Korrektur verantwortlich sind.
Dass das bei 2 Kanälen nicht klappt, zeigt das JVC Beispiel.
Ich spar mir an dieser Stelle nochmal die 4-Kanal-methode, weil das bei 2 Kanälen schon nicht funktioniert bei 4 kommen nicht nur 2 Register mehr dazu sondern auch noch die Handhabung eines kompletten Pase-Shifts.
Es ist ein technisches Dokument und keine Lyrik! Deine Aussage war, daß nur weil ein technisches Dokument veraltet ist, es nicht mehr State of the Art ist. Und diese Aussage ist DUMM !!! Vielleicht ist das Dokument sogar falsch, das kann ich nicht beurteilen, aber darum ging es doch gar nicht bei Deiner Aussage. Ich zitiere nochmal:cebros hat geschrieben:@Zworg
Hier handelt es sich nicht um ein physikalisches Gesetz (welches seine Gültigkeit natürlich für immer behält), nicht mal um eie wissenschaftliche Aussage, sondern schlicht um ein technisches Dokument, welches das Clock-Timing einer speziellen Schaltung von 1996 beschreibt.
Man muss unterscheiden zwischen physikalisch machbar (durch physikalische Gesetze begrenzt) und dem zu einem bestimmten Zeitpunkt technisch machbaren.
So wäre es vor hundert Jahren technisch überhaupt nicht möglich gewesen, einen CCD-Sensor zu bauen, physikalisch möglich jedoch schon.
Oder kannst du mir bitte erklären, welches Gesetz diesem Diagramm zugrundeliegt, welches das Timing beschränkt?
DIESE Art zu argumentieren ist dumm....und das Dokument ist von 1996... nicht gerade state of the art...
Weil es mit entsprechendem Kontrast nicht auffällt.Vielen Dank für die ausführliche Erklärung. Aber wenn das "nicht funktioniert", wieso funktioniert das dann bei Panasonic und Sony? Weißt du das zufällig? Weil irgendwie kriegen die es ja hin.
So ein Quatsch, wenn sich nichts geändert hat ist es auch noch "state of the art".glnf hat geschrieben:"State of the art" bedeutet übersetzt "(neusten) Stand der Technik". Genau dass kann ein technisches Dokument von 1996 nicht mehr sein. Es ist deswegen nicht falsch, aber trotzdem kaum mehr aktuell.
Warum, wenn es nicht falsch ist, dann ist es richtig. Warum kann es dann also nicht zur Erklärung dienen?Dann hast du meine Aussage falsch verstanden. Ich meinte nicht, dass das Dokument falsch oder veraltet sei, sondern aufgrund seiner Herkunft und seines Alters für die Aussage, die es untermauern soll, wenig Relevanz hat.
Wieso das Polemisieren? Du spielst die Qualität der Top-TV-Kameras auf dem Markt herunter und wirfst Premium-Programme mit Home Videos in einen Topf, nur um Recht zu behalten. Okay, Sony baut sowieso nur Amateurkameras für Idioten, das wissen wir ja von dir, lassen wir die also mal angewidert links liegen. Aber Panasonic ist doch tatsächlich professionell, gell? Nehmen wir noch den Edelhersteller Ikegami dazu, um die Sache etwas abzurunden.WoWu hat geschrieben:Wie gesagt, bei EB oder Homevideo wird das vermutlich den meisten hier gar nicht auffallen ... es ist eben (einmal wieder) eine Frage, welche Qualitätsanforderung man an das Bild stellt.
Das Datensheet war von jeher Grundlage .... vielleicht nicht für Dich.cebros hat geschrieben:Hier ist die Spez und das Datasheet des verwndeten CCDs KAI-04050 zu finden.
Vielleicht finden wir auf dieser Basis wieder zu einer sachlicherern Diskussion zurück.
Weil das Timing eines CCDs Allgemeinwissen für Techniker ist und es im Sheet nur noch um spezifische Daten geht.cebros hat geschrieben:Warum verweist du dann auf ein Uralt-Dokument, statt dich auf die Timings des Chips zu verweisen, von welchem wir sprechen?
Und bitte erkläre nun anhand dieses Datasheets, weshalb der Chip nicht funktionieren kann?
Das kannst Du alles oben nachlesen.Und bitte erkläre nun anhand dieses Datasheets, weshalb der Chip nicht funktionieren kann?
WoWu hat nur etwas in Frage und zur Diskussion gestellt. LEST DOCH MAL SEINEN ERSTEN POST GENAU DURCH !!! Der ist voller Fragezeichen! Ihm daraus die Behauptung zu drehen, der Bolex-Sensor kann und darf nicht funktionieren, ist mal wieder so typisch für dieses Forum.iasi hat geschrieben: ... das ist eben mal wieder der Unterschied zwischen (Forums-)Theorie und Praxis.
So führt dann eins zum anderen...WoWu hat geschrieben:Hast Du mal nachgeschaut, wieviel Interpolation dabei ist ?iasi hat geschrieben:na - bei Ikonoskop klappt das jedenfalls mit dem CCD ... das ist eben mal wieder der Unterschied zwischen (Forums-)Theorie und Praxis.
Vielleicht Takten die ja auch höher ... dann muss man nur schaun, wie man die Wärme weg bekommt.
Nach wie vor arbeiten Kameras nach theoretisch-physikalischen Grundsätzen ... oder können sie auch fliegen ?
Und Praxis ist, nach Deiner Definition, nur die Abwesenheit von (technischem) Wissen. Das mag für Dich zutreffen.
iasi hat geschrieben: ... das ist eben mal wieder der Unterschied zwischen (Forums-)Theorie und Praxis.
Das ist mal wieder eine unglaubliche Dummheit! Fragezeichen sind doch dazu da, eine FRAGE anzusagen! Wenn man sie wegläßt, DANN wird eine Behauptung draus. Mit Fragezeichen ist es aber eine Frage, in WoWu´s Fall eine Infragestellung.cebros hat geschrieben:Das ist so nicht richtig. Die Fragezeichen des ersten Posts ändern nichts an der Behauptung, dass der Chip den nötigen Durchsatz nicht bringen könne.
Dieses unlogische Rumgehacke auf WoWu geht mir nämlich jetzt echt auf den Sack!cebros hat geschrieben:Aus diesem Grund werde ich mich in diesem Thread auch nicht mehr äussern und hoffe, dass doch noch zum eigentlichen Thema zurückgefunden wird.
https://www.slashcam.de/news/single/Kic ... -9717.htmlResolution: 2336 x 1752
Total Resolution: 4.1 MP
Pixel Size µm: 5.5
Diag. mm: 16.1
Max Frame Rate (fps): 32
Configurations: Monochrome
Color
TRUESENSE Sparse Color
Optical Format: 1 in.
Stimmt, genau hier gehen wohl die Meinungen auseinander.Architecture: Interline CCD; Progressive Scan
Total Number of Pixels: 2404 (H) x 1800 (V)
Number of Effective Pixels: 2360 (H) x 1776 (V)
Number of Active Pixels: 2336 (H) x 1752 (V)
Pixel Size: 5.5 μm (H) x 5.5 μm (V)
Active Image Size: 12.85 mm (H) x 9.64 mm (V) 16.06 mm (diag) 1”
optical format Aspect Ratio 4:3
Number of Outputs: 1, 2, or 4
Charge Capacity: 20,000 electrons
Output Sensitivity: 34 μV/e-
Quantum Efficiency
Pan (-ABA, -PBA): 50% (500 nm)
R, G, B (-CBA, -PBA): 31%, 42%, 43% (620, 540, and 470 nm)
Read Noise (f= 40MHz): 12 electrons rms
Dark Current
Photodiode: 7 electrons/s
VCCD 100: electrons/s
Dark Current Doubling Temp
Photodiode: 7 °C
VCCD: 9 °C
Dynamic Range: 64 dB
Charge Transfer Efficiency: 0.999999
Blooming Suppression: > 300 X
Smea:r -100 dB
Image Lag: < 10 electrons
Maximum Pixel Clock Speed: 40 MHz
Maximum Frame Rates
Quad Output: 32 fps
Dual Output: 16 fps
Single Output: 8 fps
Package: 68 pin PGA
Cover Glass: AR Coated, 2 Sides or Clear Glass